テストベンチの基本構造を知る
(1) ここで学ぶ内容
概要
- 動作確認に適したテスト入力について学ぶ
- テストベンチのモジュール構造と記述を理解する
目標
- テストベンチの構造を理解し説明できる
- 回路の動作確認に必要なテスト入力を用意できる
- テストベンチを用いて回路の検証ができる
graph TD
subgraph テストベンチ模範的構造
TB_TOP[テストベンチ トップモジュール
TESTBENCH] STIMULUS(テスト入力生成
initial / always) DUT[設計した回路モジュール
DUT: Device Under Test] MONITOR(出力確認・波形ダンプ
, ) STIMULUS -->|入力信号| DUT DUT -->|出力信号| MONITOR TB_TOP -.-> STIMULUS TB_TOP -.-> DUT TB_TOP -.-> MONITOR end style TB_TOP fill:#f3e5f5,stroke:#9c27b0,stroke-width:2px; style DUT fill:#e8f5e9,stroke:#388e3c,stroke-width:2px; style STIMULUS fill:#e3f2fd,stroke:#1976d2; style MONITOR fill:#fff3e0,stroke:#f57c00;
TESTBENCH] STIMULUS(テスト入力生成
initial / always) DUT[設計した回路モジュール
DUT: Device Under Test] MONITOR(出力確認・波形ダンプ
, ) STIMULUS -->|入力信号| DUT DUT -->|出力信号| MONITOR TB_TOP -.-> STIMULUS TB_TOP -.-> DUT TB_TOP -.-> MONITOR end style TB_TOP fill:#f3e5f5,stroke:#9c27b0,stroke-width:2px; style DUT fill:#e8f5e9,stroke:#388e3c,stroke-width:2px; style STIMULUS fill:#e3f2fd,stroke:#1976d2; style MONITOR fill:#fff3e0,stroke:#f57c00;
ここからはテストベンチの勉強をします。テストベンチは動作確認のために用意する記述のことです。初めに動作確認をするとき、どのような入力を与えるのがよいか考えてみましょう。
(2) 動作確認のためのテスト入力1
組み合わせ回路
graph LR
A((A)) --> AND1[AND]
B((B)) --> AND1
AND1 --> OR1[OR]
C((C)) --> OR1
OR1 --> Q((Q))
gantt
title クロックとリセット信号の印加例
dateFormat s
axisFormat %S
section CLK
周期10ns : 0, 10s
section RES
初期化中(0) : 0, 2s
リセット解除(1) : 2, 10s
section DIN
テストデータ投入 : 3, 10s
➡
真理値表
| C | B | A | Q |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
2³ = 8通りの入力を与える
設計した回路の動作を確認するためには、適切な入力を与える必要があります。むやみに入力を与えても動作の半分も確認できていないことがあります。
ここではどのような入力が適切なのかを示します。
まず組み合わせ回路の場合を考えてみます。
簡単な例としてANDとORで構成された3入力1出力の回路を示します。入力は3本なので真理値表に示す8通りの入力が考えられます。
この回路を検証するためにはこの8通りの入力を与えて、出力が真理値表のようになっていることを確認します。
４ビット加算回路
─ / ─ a
4
4
─ / ─ b
4
4
q ─ / ─
4
4
2⁸ = 256通りの入力
１６ビット加算回路
─ / ─ a
16
16
─ / ─ b
16
16
q ─ / ─
16
16
2³² = 42億 9000万通りの入力
⬇
- 入力の取り得る値をすべて確認する必要はない
- 部分的な値の確認にとどめる
次に加算回路について考えます。
図に示す４ビット加算回路では、4ビットの入力が2つありますので、全入力は8ビットです。
したがって2の8乗、つまり256通りの入力を与えれば完全な動作確認ができます。
では16ビットの加算回路ではどうなるでしょう。
16ビット入力が2つなので全入力は32ビットです。2の32乗は約42億 9000万です。これらをすべて入力するのは現実的ではありません。
したがって取り得るすべての組み合わせを入力するのではなく、基本的な動作を確認するための部分的な値を入力するだけでよいのです。
組み合わせ回路の検証では、取り得る値をすべて入力するのが原則です。
しかし現実的には部分的な値の入力にとどめています。
(3) 動作確認のためのテスト入力2
順序回路
graph LR
DIN((DIN)) --> FF1[FF1
D Q]
FF1 --> FF2[FF2
D Q]
FF1 --> AND1[AND]
FF2 --> AND1
AND1 --> Q((Q))
CK((CK)) --> FF1
CK --> FF2
gantt
title タイミングチャート
dateFormat s
axisFormat %S
section CK
: 0, 1s
: 1, 1s
: 2, 1s
: 3, 1s
: 4, 1s
: 5, 1s
: 6, 1s
: 7, 1s
section DIN
: 0, 2s
: active, 2, 5s
: 5, 8s
section FF1
: 0, 3s
: active, 3, 6s
: 6, 8s
section FF2
: 0, 4s
: active, 4, 7s
: 7, 8s
section Q
: 0, 4s
: active, 4, 6s
: 6, 8s
今度は順序回路の場合を考えてみます。順序回路では、保持した値を考慮して入力を与えます。
まず図の回路について考えます。この回路はFF2個とANDゲートから構成されています。最初にクロックを連続的に与えます。
次に2入力ANDゲートの入力が00、10、11、01となるようにDINに入力を与えます。
2クロックの間DINに1を与えることでこの状態をつくりだせます。FF1とFF2の両方が1のとき、出力Qが1となります。
カウンタの場合
─ reset
─ ▷ck
q ─ / ─
4
4
gantt
title カウンタの波形
dateFormat s
axisFormat %S
section ck
: 0, 1s
: 1, 1s
: 2, 1s
: 3, 1s
: 4, 1s
: 5, 1s
: 6, 1s
: 7, 1s
section reset
: 0, 2s
: active, 2, 4s
: 4, 8s
section q
11 : 0, 1s
12 : 1, 2s
0 : 2, 4.5s
1 : 4.5, 6s
2 : 6, 7.5s
3 : 7.5, 8s
section q[0]
: active, 0, 1s
: 1, 4.5s
: active, 4.5, 6s
: 6, 7.5s
: active, 7.5, 8s
section q[1]
: active, 0, 1s
: 1, 6s
: active, 6, 8s
section q[2]
: 0, 1s
: active, 1, 2s
: 2, 8s
section q[3]
: active, 0, 2s
: 2, 8s
次に４ビットカウンタの場合です。カウンタの基本動作はクロックを入れ続けることで確認できます。2の4乗、16クロック以上入力すればカウンタが一周します。これで取り得るすべての値を確認したことになります。
リセット入力の動作を厳密に確認するには、カウンタ出力が1になっているビットがリセット信号により0になることを確かめる必要があります。
ここではカウント値が3のときと、12のときにリセットしています。
順序回路の検証では使用するFFが取り得るすべての値をつくりだすのが原則です。しかし現実的には機能的なチェックにとどめています。
(4) 回路規模に応じたテストベンチ
テストベンチ
カウンタ
→ ▷ ←
→ ▷ ←
「カウンタ」や「セレクタ」の規模では検証しない
テストベンチ
回路ブロック
「〇△処理」「◇□制御部」など機能的にまとまったブロックで検証する
テストベンチ
チップ全体
各ブロックをまとめて，チップ全体で検証する
回路を記述したらテストベンチを作成して動作確認をするのが基本です。ではどんな回路でも記述するたびに検証しなければならないのでしょうか。小さな回路、例えばカウンタやセレクタの単位で検証していては効率的ではありません。
数行の回路記述に、数十行のテストベンチを用意していては非効率です。
一般に機能的にまとまた単位でテストベンチを作成し検証します。
カウンタやセレクタなどが数個まとまって一つの処理を構築しているブロックの単位で検証します。
場合によってはより上位の大きなブロックから一気に検証してもかまいません。
各機能ブロックで検証したのち、これらの回路を接続したチップ全体でも専用のテストベンチを作成して検証します。
(5) テストベンチの構造
テストベンチ
→
=D ▷
→
検証対象
検証対象
（１） 検証対象の上位階層でテスト入力を与える
接続階層
テストベンチ
→
→
→
検証対象
=D ▷
=D ▷
（２） テストベンチをブロック化してテスト入力を与える
検証対象
テストベンチ
→
=D ▷
→
テストベンチ
（３） 検証対象の出力をチェックして良否を判別する
テストベンチの記述にはいくつかのスタイルがあります。
最初は検証対象の上位階層を用意して信号を接続する方法です。接続した信号の値を書き換えることで、検証対象の入力を変化しています。今までに紹介してきたのはこのスタイルで、実際の設計にもよく使われます。
次はテストベンチを一つのブロックとして記述したものです。
上位階層で検証対象と接続します。実装時に接続される別のチップを表現する場合などに有効です。
3番目は検証対象の出力をチェックする構造です。
この構造は今まで紹介した2通りの構造のいずれでも記述できます。あらかじめ出力の期待値を用意しておき、検証対象の出力をチェックして、良否を判別する方法です。
テストベンチは確認する機能にあわせて何種類か用意することがあります。
1つのテストベンチですべて確認するのではなく、分割して検証することでテストベンチの作成を効率的に行うことができます。
(6) テストベンチのHDL記述構造
module テストベンチ名;
┌────────────────────────────┐
│ 各種宣言 │
│ ・検証対象への入力は reg 宣言 │
│ ・検証対象の出力は wire 宣言 │
│ ・定数は parameter 宣言 │
└────────────────────────────┘
┌────────────────────────────┐
│ 検証対象の記述 │
└────────────────────────────┘
┌────────────────────────────┐
│ クロックの記述 │
└────────────────────────────┘
┌────────────────────────────┐
│ テスト入力の記述 │
│ initial begin │
│ ... │
│ end │
└────────────────────────────┘
┌────────────────────────────┐
│ 出力信号などの画面表示記述 │
└────────────────────────────┘
endmodulemodule FF_BLK_test;
reg CK, DIN;
wire Q;
parameter STEP=1000;
FF_BLK F1( CK, DIN, Q );
always begin
CK=0; #(STEP/2) ;
CK=1; #(STEP/2) ;
end
initial begin
DIN=0;
#STEP DIN=1;
#(STEP*2) DIN=0;
#(STEP*2) $finish;
end
endmodule前ページの最初に紹介した、検証対処の上位階層として作成したテストベンチについて記述構造を紹介します。
記述例として3ページで紹介した順序回路のテスト入力を用います。
テストベンチもモジュール構造で記述します。
moduleに続き、テストベンチの名前を記述します。
続いて接続する信号を宣言します。
検証対象への入力はレジスタ宣言、検証対象の出力はワイヤ宣言、定数はパラメータ宣言となります。
次に検証対象を記述します。下位層を含む回路記述で、下の下位層を接続するのと同じ方法です。
まず接続する＜モジュール名＞ ＜インスタンス名＞（＜信号名＞、＜信号名＞、…）；を記述します。ここでは順番による接続を行っていますが、名前による接続も可能です。
テストベンチの場合、検証対象のインスタンス名はモジュール名と同じにしてもかまいません。同じ検証対象のモジュールを何個も接続することはないので、区別する必要がないからです。
検証対象の記述に続いて、クロックを記述します。
テスト入力はinitial文のbegin～endの中で記述します。
シミュレーション結果は文字列で画面に表示したり、波形表示でみることができます。
画面に文字で表示する場合には、そのための記述が必要です。
波形表示はシミュレータごとに方法がことなります。特別な記述を必要としないものや数行の記述を追加するだけで波形表示可能なものがあります。
ここで紹介した記述構造はよく用いられるものです。
verilogHDLの文法の範囲内であれば、いろいろなスタイルで記述することができます。
(7) ワンポイント・アドバイス
テストベンチはプログラミング
-
・条件分岐
if文
case文 -
・ループ構造
for文
while文 etc -
・タスク（サブルーチンに相当）
task -
・システムタスク（組み込みルーチンに相当）
$finish
$fopen etc
if文 case文
graph TD
A1[ ] --> B1{ }
B1 --> C1[ ]
B1 --> C2[ ]
A2[ ] --> B2{ }
B2 --> C3[ ]
B2 --> C4[ ]
B2 --> C5[ ]
B2 --> C6[ ]
ループ構造
graph TD
A[ ] --> B{ }
B --> C[ ]
C --> B
B --> D[ ]
タスク
↔
システムタスク
↓
テストベンチはプログラミングです。つまりC言語などでプログラムを書くのと同じように自由に記述できます。
例えば条件分岐のif文やcase文、ループ構造のfor文やwhile文を使うことができます。
また、サブルーチンに相当するtask、組み込みルーチンのシステムタスクを使うことでより高度なテストベンチを記述することができます。
テストベンチはプログラミングです。詳しくはT2からのユニットで紹介します。
(8) 修了判定１
設問
- ・４ビットのリセット，ロード付きカウンタのテストベンチを記述する
- ・以下の項目を確認できること
- （１） カウンタの基本動作
カウンタ出力が，0,1,2,..,14,15,0,1,..と進行する - （２） 任意の値のロード
- （３） クロックに非同期なリセット動作
COUNT4LD
─ RES
─ LD
─ / ─ D
4
4
─ ▷ CK
Q ─ / ─
4
4
- ・4ビットのリセット，ロード付きカウンタ
- ・CKの立ち上がりでカウントアップ
- ・RESは1で非同期リセット
- ・LDは1で同期ロード
- ・Dはロード用データ入力
たいへん
よくでき
ました!!
よくでき
ました!!
module COUNT4LD_TEST;
reg CK, RES, LD; // 入力はreg宣言
reg [3:0] D; // 入力はreg宣言
wire [3:0] Q; // 出力はwire宣言
parameter⭕ STEP=1000; // １クロックの周期を宣言
COUNT4LD⭕ C1( CK, RES, LD, D, Q ); // 検証対象接続
always⭕ begin // クロックの記述
CK = 0; #(STEP/2) ;
CK = 1; #(STEP/2) ;
end
initial⭕ begin // テスト入力の記述
CK=0; RES=0; LD=0; D=4'h0;
#STEP RES = 1⭕; // リセット
#STEP RES = 0; // リセット解除
#(STEP * 20⭕ ) // ２０クロック進める
D = 4'h9; LD = 1⭕ ; // ９をロード
#STEP LD = 0;
#(STEP * 8⭕ ) // ８クロック進める
D = 4'h6; LD = 1;// ６をロード
#STEP LD = 0;
#(STEP * 12⭕) // １２クロック進める
$finish; // シミュレーション終了
end
endmodule(9) 修了判定２
設問
- ・シミュレータを用いて，４ビットカウンタの動作確認を行う。
- ・以下の項目を，波形により確認する。
- （１） カウンタの基本動作
カウンタ出力が，0,1,2,..,14,15,0,1,..と進行する - （２） 任意の値のロード
- （３） クロックに非同期なリセット動作
COUNT4LD
─ RES
─ LD
─ / ─ D
4
4
─ ▷ CK
Q ─ / ─
4
4
回路記述ファイル： count4ld.v
テストベンチ・ファイル： count4ld_test.v
テストベンチ・ファイル： count4ld_test.v
シミュレーション波形 (Tiny-Waves)
gantt
title Tiny-Waves for HDL Endeavor [ D:\\exam\\T_unit\\T1_09\\count4ld.log ]
dateFormat s
axisFormat %S
section CK
: 0, 0.5s
: active, 0.5, 1s
: 1, 1.5s
: active, 1.5, 2s
: 2, 2.5s
: active, 2.5, 3s
: 3, 3.5s
: active, 3.5, 4s
: 4, 4.5s
: active, 4.5, 5s
: 5, 5.5s
: active, 5.5, 6s
: 6, 6.5s
: active, 6.5, 7s
: 7, 7.5s
: active, 7.5, 8s
: 8, 8.5s
: active, 8.5, 9s
: 9, 9.5s
: active, 9.5, 10s
: 10, 10.5s
: active, 10.5, 11s
: 11, 11.5s
: active, 11.5, 12s
: 12, 12.5s
: active, 12.5, 13s
: 13, 13.5s
: active, 13.5, 14s
: 14, 14.5s
: active, 14.5, 15s
: 15, 15.5s
: active, 15.5, 16s
: 16, 16.5s
: active, 16.5, 17s
: 17, 17.5s
: active, 17.5, 18s
: 18, 18.5s
: active, 18.5, 19s
: 19, 19.5s
: active, 19.5, 20s
: 20, 20.5s
: active, 20.5, 21s
: 21, 21.5s
: active, 21.5, 22s
: 22, 22.5s
: active, 22.5, 23s
: 23, 23.5s
: active, 23.5, 24s
: 24, 24.5s
: active, 24.5, 25s
: 25, 25.5s
: active, 25.5, 26s
: 26, 26.5s
: active, 26.5, 27s
: 27, 27.5s
: active, 27.5, 28s
: 28, 28.5s
: active, 28.5, 29s
: 29, 29.5s
: active, 29.5, 30s
: 30, 30.5s
: active, 30.5, 31s
: 31, 31.5s
: active, 31.5, 32s
: 32, 32.5s
: active, 32.5, 33s
: 33, 33.5s
: active, 33.5, 34s
: 34, 34.5s
: active, 34.5, 35s
: 35, 35.5s
: active, 35.5, 36s
: 36, 36.5s
: active, 36.5, 37s
: 37, 37.5s
: active, 37.5, 38s
: 38, 38.5s
: active, 38.5, 39s
: 39, 39.5s
: active, 39.5, 40s
: 40, 40.5s
: active, 40.5, 41s
: 41, 41.5s
: active, 41.5, 42s
: 42, 42.5s
: active, 42.5, 43s
: 43, 43.5s
: active, 43.5, 44s
: 44, 44.5s
: active, 44.5, 45s
section RES
: 0, 1s
: active, 1, 2s
: 2, 45s
section LD
: 0, 22s
: active, 22, 23s
: 23, 31s
: active, 31, 32s
: 32, 45s
section D[3:0]
0 : 0, 22s
9 : 22, 31s
6 : 31, 45s
section D[3]
: 0, 22s
: active, 22, 31s
: 31, 45s
section D[2]
: 0, 31s
: active, 31, 45s
section D[1]
: 0, 31s
: active, 31, 45s
section D[0]
: 0, 22s
: active, 22, 31s
: 31, 45s
section Q[3:0]
x : 0, 1.5s
0 : 1.5, 2.5s
1 : 2.5, 3.5s
2 : 3.5, 4.5s
3 : 4.5, 5.5s
4 : 5.5, 6.5s
5 : 6.5, 7.5s
6 : 7.5, 8.5s
7 : 8.5, 9.5s
8 : 9.5, 10.5s
9 : 10.5, 11.5s
a : 11.5, 12.5s
b : 12.5, 13.5s
c : 13.5, 14.5s
d : 14.5, 15.5s
e : 15.5, 16.5s
f : 16.5, 17.5s
0 : 17.5, 18.5s
1 : 18.5, 19.5s
2 : 19.5, 20.5s
3 : 20.5, 21.5s
4 : 21.5, 22.5s
9 : 22.5, 23.5s
a : 23.5, 24.5s
b : 24.5, 25.5s
c : 25.5, 26.5s
d : 26.5, 27.5s
e : 27.5, 28.5s
f : 28.5, 29.5s
0 : 29.5, 30.5s
1 : 30.5, 31.5s
6 : 31.5, 32.5s
7 : 32.5, 33.5s
8 : 33.5, 34.5s
9 : 34.5, 35.5s
a : 35.5, 36.5s
b : 36.5, 37.5s
c : 37.5, 38.5s
d : 38.5, 39.5s
e : 39.5, 40.5s
f : 40.5, 41.5s
0 : 41.5, 42.5s
1 : 42.5, 43.5s
2 : 43.5, 45.0s
section Q[3]
: active, 0, 1.5s
: 1.5, 2.5s
: 2.5, 3.5s
: 3.5, 4.5s
: 4.5, 5.5s
: 5.5, 6.5s
: 6.5, 7.5s
: 7.5, 8.5s
: 8.5, 9.5s
: active, 9.5, 10.5s
: active, 10.5, 11.5s
: active, 11.5, 12.5s
: active, 12.5, 13.5s
: active, 13.5, 14.5s
: active, 14.5, 15.5s
: active, 15.5, 16.5s
: active, 16.5, 17.5s
: 17.5, 18.5s
: 18.5, 19.5s
: 19.5, 20.5s
: 20.5, 21.5s
: 21.5, 22.5s
: active, 22.5, 23.5s
: active, 23.5, 24.5s
: active, 24.5, 25.5s
: active, 25.5, 26.5s
: active, 26.5, 27.5s
: active, 27.5, 28.5s
: active, 28.5, 29.5s
: 29.5, 30.5s
: 30.5, 31.5s
: 31.5, 32.5s
: 32.5, 33.5s
: active, 33.5, 34.5s
: active, 34.5, 35.5s
: active, 35.5, 36.5s
: active, 36.5, 37.5s
: active, 37.5, 38.5s
: active, 38.5, 39.5s
: active, 39.5, 40.5s
: active, 40.5, 41.5s
: 41.5, 42.5s
: 42.5, 43.5s
: 43.5, 45.0s
section Q[2]
: active, 0, 1.5s
: 1.5, 2.5s
: 2.5, 3.5s
: 3.5, 4.5s
: 4.5, 5.5s
: active, 5.5, 6.5s
: active, 6.5, 7.5s
: active, 7.5, 8.5s
: active, 8.5, 9.5s
: 9.5, 10.5s
: 10.5, 11.5s
: 11.5, 12.5s
: 12.5, 13.5s
: active, 13.5, 14.5s
: active, 14.5, 15.5s
: active, 15.5, 16.5s
: active, 16.5, 17.5s
: 17.5, 18.5s
: 18.5, 19.5s
: 19.5, 20.5s
: 20.5, 21.5s
: active, 21.5, 22.5s
: 22.5, 23.5s
: 23.5, 24.5s
: 24.5, 25.5s
: active, 25.5, 26.5s
: active, 26.5, 27.5s
: active, 27.5, 28.5s
: active, 28.5, 29.5s
: 29.5, 30.5s
: 30.5, 31.5s
: active, 31.5, 32.5s
: active, 32.5, 33.5s
: 33.5, 34.5s
: 34.5, 35.5s
: 35.5, 36.5s
: 36.5, 37.5s
: active, 37.5, 38.5s
: active, 38.5, 39.5s
: active, 39.5, 40.5s
: active, 40.5, 41.5s
: 41.5, 42.5s
: 42.5, 43.5s
: 43.5, 45.0s
section Q[1]
: active, 0, 1.5s
: 1.5, 2.5s
: 2.5, 3.5s
: active, 3.5, 4.5s
: active, 4.5, 5.5s
: 5.5, 6.5s
: 6.5, 7.5s
: active, 7.5, 8.5s
: active, 8.5, 9.5s
: 9.5, 10.5s
: 10.5, 11.5s
: active, 11.5, 12.5s
: active, 12.5, 13.5s
: 13.5, 14.5s
: 14.5, 15.5s
: active, 15.5, 16.5s
: active, 16.5, 17.5s
: 17.5, 18.5s
: 18.5, 19.5s
: active, 19.5, 20.5s
: active, 20.5, 21.5s
: 21.5, 22.5s
: 22.5, 23.5s
: active, 23.5, 24.5s
: active, 24.5, 25.5s
: 25.5, 26.5s
: 26.5, 27.5s
: active, 27.5, 28.5s
: active, 28.5, 29.5s
: 29.5, 30.5s
: 30.5, 31.5s
: active, 31.5, 32.5s
: active, 32.5, 33.5s
: 33.5, 34.5s
: 34.5, 35.5s
: active, 35.5, 36.5s
: active, 36.5, 37.5s
: 37.5, 38.5s
: 38.5, 39.5s
: active, 39.5, 40.5s
: active, 40.5, 41.5s
: 41.5, 42.5s
: 42.5, 43.5s
: active, 43.5, 45.0s
section Q[0]
: active, 0, 1.5s
: 1.5, 2.5s
: active, 2.5, 3.5s
: 3.5, 4.5s
: active, 4.5, 5.5s
: 5.5, 6.5s
: active, 6.5, 7.5s
: 7.5, 8.5s
: active, 8.5, 9.5s
: 9.5, 10.5s
: active, 10.5, 11.5s
: 11.5, 12.5s
: active, 12.5, 13.5s
: 13.5, 14.5s
: active, 14.5, 15.5s
: 15.5, 16.5s
: active, 16.5, 17.5s
: 17.5, 18.5s
: active, 18.5, 19.5s
: 19.5, 20.5s
: active, 20.5, 21.5s
: 21.5, 22.5s
: active, 22.5, 23.5s
: 23.5, 24.5s
: active, 24.5, 25.5s
: 25.5, 26.5s
: active, 26.5, 27.5s
: 27.5, 28.5s
: active, 28.5, 29.5s
: 29.5, 30.5s
: active, 30.5, 31.5s
: 31.5, 32.5s
: active, 32.5, 33.5s
: 33.5, 34.5s
: active, 34.5, 35.5s
: 35.5, 36.5s
: active, 36.5, 37.5s
: 37.5, 38.5s
: active, 38.5, 39.5s
: 39.5, 40.5s
: active, 40.5, 41.5s
: 41.5, 42.5s
: active, 42.5, 43.5s
: 43.5, 45.0s
Verilog-HDL シミュレータ出力
D:/exam/T_unit/T1_09>verilog count4ld.v count4ld_test.v
Verilog-HDL (faked) simulator
Copyright 1999-2002 hdLab, Inc.
Compiling source file "count4ld.v"
Compiling source file "count4ld_test.v"
0 CK=0 RES=0 LD=0 D=0 Q=x
500 CK=1 RES=0 LD=0 D=0 Q=x
1000 CK=0 RES=1 LD=0 D=0 Q=0
1500 CK=1 RES=1 LD=0 D=0 Q=0
2000 CK=0 RES=0 LD=0 D=0 Q=0
2500 CK=1 RES=0 LD=0 D=0 Q=1
3000 CK=0 RES=0 LD=0 D=0 Q=1
3500 CK=1 RES=0 LD=0 D=0 Q=2
4000 CK=0 RES=0 LD=0 D=0 Q=2
4500 CK=1 RES=0 LD=0 D=0 Q=3
5000 CK=0 RES=0 LD=0 D=0 Q=3
5500 CK=1 RES=0 LD=0 D=0 Q=4
6000 CK=0 RES=0 LD=0 D=0 Q=4
6500 CK=1 RES=0 LD=0 D=0 Q=5
7000 CK=0 RES=0 LD=0 D=0 Q=5
7500 CK=1 RES=0 LD=0 D=0 Q=6
8000 CK=0 RES=0 LD=0 D=0 Q=6
8500 CK=1 RES=0 LD=0 D=0 Q=7
9000 CK=0 RES=0 LD=0 D=0 Q=7
9500 CK=1 RES=0 LD=0 D=0 Q=8
10000 CK=0 RES=0 LD=0 D=0 Q=8
10500 CK=1 RES=0 LD=0 D=0 Q=9
11000 CK=0 RES=0 LD=0 D=0 Q=9
11500 CK=1 RES=0 LD=0 D=0 Q=a
12000 CK=0 RES=0 LD=0 D=0 Q=a
12500 CK=1 RES=0 LD=0 D=0 Q=b
13000 CK=0 RES=0 LD=0 D=0 Q=b
13500 CK=1 RES=0 LD=0 D=0 Q=c
14000 CK=0 RES=0 LD=0 D=0 Q=c
14500 CK=1 RES=0 LD=0 D=0 Q=d
15000 CK=0 RES=0 LD=0 D=0 Q=d
15500 CK=1 RES=0 LD=0 D=0 Q=e
16000 CK=0 RES=0 LD=0 D=0 Q=e
16500 CK=1 RES=0 LD=0 D=0 Q=f
17000 CK=0 RES=0 LD=0 D=0 Q=f
17500 CK=1 RES=0 LD=0 D=0 Q=0
18000 CK=0 RES=0 LD=0 D=0 Q=0
18500 CK=1 RES=0 LD=0 D=0 Q=1
19000 CK=0 RES=0 LD=0 D=0 Q=1
19500 CK=1 RES=0 LD=0 D=0 Q=2
20000 CK=0 RES=0 LD=0 D=0 Q=2
20500 CK=1 RES=0 LD=0 D=0 Q=3
21000 CK=0 RES=0 LD=0 D=0 Q=3
21500 CK=1 RES=0 LD=0 D=0 Q=4
22000 CK=0 RES=0 LD=1 D=9 Q=4
22500 CK=1 RES=0 LD=1 D=9 Q=9
23000 CK=0 RES=0 LD=0 D=9 Q=9
23500 CK=1 RES=0 LD=0 D=9 Q=a
24000 CK=0 RES=0 LD=0 D=9 Q=a
24500 CK=1 RES=0 LD=0 D=9 Q=b
25000 CK=0 RES=0 LD=0 D=9 Q=b
25500 CK=1 RES=0 LD=0 D=9 Q=c
26000 CK=0 RES=0 LD=0 D=9 Q=c
26500 CK=1 RES=0 LD=0 D=9 Q=d
27000 CK=0 RES=0 LD=0 D=9 Q=d
27500 CK=1 RES=0 LD=0 D=9 Q=e
28000 CK=0 RES=0 LD=0 D=9 Q=e
28500 CK=1 RES=0 LD=0 D=9 Q=f
29000 CK=0 RES=0 LD=0 D=9 Q=f
29500 CK=1 RES=0 LD=0 D=9 Q=0
30000 CK=0 RES=0 LD=0 D=9 Q=0
30500 CK=1 RES=0 LD=0 D=9 Q=1
31000 CK=0 RES=0 LD=1 D=6 Q=1
31500 CK=1 RES=0 LD=1 D=6 Q=6
32000 CK=0 RES=0 LD=0 D=6 Q=6
32500 CK=1 RES=0 LD=0 D=6 Q=7
33000 CK=0 RES=0 LD=0 D=6 Q=7
33500 CK=1 RES=0 LD=0 D=6 Q=8
34000 CK=0 RES=0 LD=0 D=6 Q=8
34500 CK=1 RES=0 LD=0 D=6 Q=9
35000 CK=0 RES=0 LD=0 D=6 Q=9
35500 CK=1 RES=0 LD=0 D=6 Q=a
36000 CK=0 RES=0 LD=0 D=6 Q=a
36500 CK=1 RES=0 LD=0 D=6 Q=b
37000 CK=0 RES=0 LD=0 D=6 Q=b
37500 CK=1 RES=0 LD=0 D=6 Q=c
38000 CK=0 RES=0 LD=0 D=6 Q=c
38500 CK=1 RES=0 LD=0 D=6 Q=d
39000 CK=0 RES=0 LD=0 D=6 Q=d
39500 CK=1 RES=0 LD=0 D=6 Q=e
40000 CK=0 RES=0 LD=0 D=6 Q=e
40500 CK=1 RES=0 LD=0 D=6 Q=f
41000 CK=0 RES=0 LD=0 D=6 Q=f
41500 CK=1 RES=0 LD=0 D=6 Q=0
42000 CK=0 RES=0 LD=0 D=6 Q=0
42500 CK=1 RES=0 LD=0 D=6 Q=1
43000 CK=0 RES=0 LD=0 D=6 Q=1
43500 CK=1 RES=0 LD=0 D=6 Q=2
End of simulation 15/09/29 14:02:06
お疲れさま！テストベンチの基本構造は理解できたかな？🐾
初期化ブロックやクロックの生成など、検証のための最初のステップはこれでバッチリだね！