ゲート回路とセレクタを書く

1. プリミティブゲートの記述

ここからは「Cシリーズ（回路ノート）」！実際の論理回路をどうやってVerilogで書くか学んでいくよ🐾
まずは基本中の基本、「ゲート回路」と「セレクタ（選択回路）」の4つの書き方を比べてみよう！

VerilogHDLにはあらかじめインバータ・AND・ORなどの基本ゲート回路が用意されています。これをプリミティブゲートと呼びます。定義や宣言なしにそのまま使えます。

書式

ゲートタイプ  インスタンス名 (出力, 入力1, 入力2, 入力3, 追加の入力);

// 例: NOTゲート
not n1 (out_not, in0);

// インスタンス名は省略可能
not (out_not, in0);

2. プリミティブゲートの種類

3. assign文によるゲート記述

プリミティブゲートと同等の回路を、assign文＋ビット演算子で記述できます。実際の設計ではこちらの方が一般的です。

// 1入力: NOT
assign out_not  = ~in0;

// 2入力: AND
assign out_and2 = in0 & in1;

// 2入力: OR
assign out_or2  = in0 | in1;

// 2入力: NAND
assign out_nand = ~(in0 & in1);

// 2入力: NOR
assign out_nor  = ~(in0 | in1);

// 2入力: XOR
assign out_xor  = in0 ^ in1;

// 3入力: AND
assign out_and3 = in0 & in1 & in2;

4. 4to1セレクタ: スタイル1 — function + if文

4本の信号（din[3:0]）から選択信号（sel[1:0]）で1本を選択するセレクタの記述方法を4種類紹介します。

module MUX4to1 (din, sel, dout);
    input  [3:0] din;   // 4ビット入力（各ビットを個別に選択）
    input  [1:0] sel;   // 2ビット選択信号
    output       dout;

    // functionの定義
    function mux;
        input [3:0] din;
        input [1:0] sel;
        begin
            if      (sel == 2'd0) mux = din[0];
            else if (sel == 2'd1) mux = din[1];
            else if (sel == 2'd2) mux = din[2];
            else                  mux = din[3];
        end
    endfunction

    assign dout = mux(din, sel);  // functionを呼び出してdoutに代入
endmodule

5. 4to1セレクタ: スタイル2 — function + case文

if文の代わりにcase文を使って同じセレクタを記述します。

function mux;
    input [3:0] din;
    input [1:0] sel;
    begin
        case (sel)
            2'd0: mux = din[0];
            2'd1: mux = din[1];
            2'd2: mux = din[2];
            2'd3: mux = din[3];
            default: mux = 1'bx;  // sel が不定値・Zのとき不定出力
        endcase
    end
endfunction

assign dout = mux(din, sel);

6. 4to1セレクタ: スタイル3 — assign文（ビット選択）

functionを使わず、assign文1行で記述できるシンプルな方法です。

assign dout = din[sel];

7. 4to1セレクタ: スタイル4 — 条件演算子ネスト

条件演算子（? :）を3段ネストして4to1セレクタを記述します。

assign dout = (sel == 2'd0) ? din[0] :
              (sel == 2'd1) ? din[1] :
              (sel == 2'd2) ? din[2] :
                              din[3];

8. 4種類の記述方法まとめ

セレクタの書き方だけで4種類もあったね！🐾
実務では、見やすくて真理値表と対応しやすい「case文」を使うのが一番おすすめだよ！

9. 修了判定：2ビット 2to1セレクタの記述

解答1: プリミティブゲートによる記述（ゲートレベル）

各ビットごとに独立したセレクタ回路を論理ゲート（NOT, AND, OR）で構成します。

// プリミティブゲートとassign文の併用
module MUX2to1_GATE ( A, B, SEL, Y );
input  [1:0] A, B;
input        SEL;
output [1:0] Y;

wire sel_n;
not ( sel_n, SEL );

// 0ビット目のセレクタ
wire y0_a, y0_b;
and ( y0_a, A[0], sel_n );
and ( y0_b, B[0], SEL );
or  ( Y[0], y0_a, y0_b );

// 1ビット目のセレクタ（論理式）
assign Y[1] = (A[1] & sel_n) | (B[1] & SEL);

endmodule

解答2: function + if文

module MUX2to1_IF ( A, B, SEL, Y );
input  [1:0] A, B;
input        SEL;
output [1:0] Y;

function [1:0] mux;
input [1:0] A, B;
input       SEL;
begin
    if ( SEL == 1'b0 ) mux = A;
    else               mux = B;
end
endfunction

assign Y = mux( A, B, SEL );
endmodule

解答3: function + case文

module MUX2to1_CASE ( A, B, SEL, Y );
input  [1:0] A, B;
input        SEL;
output [1:0] Y;

function [1:0] mux;
input [1:0] A, B;
input       SEL;
begin
    case ( SEL )
        1'b0: mux = A;
        1'b1: mux = B;
        default: mux = 2'bxx;
    endcase
end
endfunction

assign Y = mux( A, B, SEL );
endmodule

解答4: 条件演算子

module MUX2to1_COND ( A, B, SEL, Y );
input  [1:0] A, B;
input        SEL;
output [1:0] Y;

assign Y = (SEL == 1'b0) ? A : B;

endmodule