Verilogの記述スタイルを学ぶ

1. 4つの基本スタイル

文法を覚えたら、次はこの「4つの書き方の型（スタイル）」をマスターしよう🐾
どんなに複雑な回路も、結局はこの4つの組み合わせでできているんだよ！

VerilogHDLによる回路記述には以下の4つの基本スタイルがあります。数百ゲートでも数十万ゲートでもこれらをベースにしています。

2. スタイル1: assign文による組合せ回路

1行の論理式や算術式で記述できる回路は assign 文を用います。assign ではじまり ;（セミコロン）で終わります。代入記号 = の左辺に代入先、右辺に式を記述します。フリーフォーマットなので見かけ上2行以上になっても構いません。

記述例

// 2入力NAND（ビット演算子で論理式表現）
assign nand_out = ~(a & b);

// セレクタ2to1（sel=0ならd0、sel=1ならd1を選択）
assign dout = sel ? d1 : d0;

// 桁上がり信号（cntoutが9のときcarryに1を出力）
assign carry = (cntout == 4'd9) ? 1'b1 : 1'b0;

// 加算回路（aとbを足してqに出力）
assign q = a + b;

3. スタイル2: functionによる組合せ回路

条件分岐などを含む複雑な回路は function を使って記述します。functionには定義部と呼び出し部があります。

例: 2入力4出力デコーダ（2→4デコード回路）

入力 din で指定したビットだけが1になり dout に出力されます（ワンホット出力）。

// ─── 定義部 ───────────────────────────────────────────
function [3:0] dec;       // 戻り値4ビット、function名はdec
    input [1:0] din;      // 入力引数の宣言
    begin
        case (din)
            2'b00: dec = 4'b0001;
            2'b01: dec = 4'b0010;
            2'b10: dec = 4'b0100;
            2'b11: dec = 4'b1000;
            default: dec = 4'bxxxx;
        endcase
    end
endfunction

// ─── 呼び出し部（代入文の右辺として使用）─────────────
assign dout = dec(din);   // 引数dinを渡してfunction decを呼び出す

4. スタイル3a: always文による組合せ回路

組合せ回路は always 文でも記述できます。functionとほぼ同一の記述が可能です。

例: 同じ2→4デコーダをalways文で記述

reg [3:0] dout;            // 出力をレジスタ宣言

always @(din) begin        // dinに変化があれば実行（センシティビティリスト）
    case (din)
        2'b00: dout <= 4'b0001;
        2'b01: dout <= 4'b0010;
        2'b10: dout <= 4'b0100;
        2'b11: dout <= 4'b1000;
        default: dout <= 4'bxxxx;
    endcase
end

5. スタイル3b: always文による順序回路

順序回路はレジスタ信号と always 文を使って記述します。

例1: Dフリップフロップ（最もシンプルな順序回路）

module DFF (CK, D, Q);
    input  CK, D;
    output Q;
    reg    Q;

    always @(posedge CK) begin  // CKの立ち上がりごとに実行（無限ループ）
        Q <= D;                 // DフリップフロップDの値をQに記録
    end
endmodule

例2: 非同期リセット付きカウンタ

reg [3:0] cnt;

// センシティビティリスト: クロックckと非同期リセットresのエッジを監視
always @(posedge ck or posedge res) begin
    if (res) begin
        cnt <= 4'b0000;    // res=1なら非同期リセット（0クリア）
    end else begin
        cnt <= cnt + 1;    // res=0ならカウントアップ
    end
end

6. スタイル4: 下位モジュール接続

下位モジュールの接続は以下の書式で記述します。

モジュール名  インスタンス名 (ポートリスト);
// 例：DFFを4つ接続して4ビットシフトレジスタを作成
DFF DFF0 (.CK(ck), .D(d),   .Q(q0));
DFF DFF1 (.CK(ck), .D(q0),  .Q(q1));
DFF DFF2 (.CK(ck), .D(q1),  .Q(q2));
DFF DFF3 (.CK(ck), .D(q2),  .Q(q3));

4ビットシフトレジスタの構造

ポート接続の2つの方法

// ポートリストの順番に接続
DFF DFF0 (ck, d, q0);
DFF DFF1 (ck, q0, q1);

// .ポート名(接続信号名) で明示
DFF DFF0 (.CK(ck), .D(d), .Q(q0));
DFF DFF1 (.CK(ck), .D(q0), .Q(q1));

これでEシリーズ（文法ノート）は全部クリアだね、すごい！🐾
次はいよいよ、これらの文法を使って『実際の論理回路』を組み立てる「Cシリーズ（回路ノート）」に挑戦しよう！

7. 記述上の注意事項

🐾 もふねこの現場メモ：
assign文で三項演算子を何重にもネストして「1行で書いた！」と満足する学生がいるんだけど、レビューで「読めない」と指摘されることが多いんだ。
書いた本人も翌日には読めなくなるし、バグの温床になる。迷ったらalways文のcase/ifで書く方が、条件と出力の対応を追いやすいよ。合成結果が小さくなるかどうかは別の話で、同じデバイス・同じ制約で合成してレポートを比べないと分からないんだ。4つの書き方が機能として同じであることはC1の実習で確かめられるよ。

assign dout = (sel < 3'd4) ? din[sel] : 1'b0;