もふねこの実験室
ハードウェア未経験でも大丈夫!1日15分のハンズオン

ようこそ、もふねこのHDL実験ノートへ

Verilog-HDLで回路を書きながら、一緒に実験しましょう。
論理回路の基礎から、シミュレーション、論理合成まで。
うまくいかなくても大丈夫。それも実験のうちです。

教科書・コラム・実習を、このサイトに

読んで、動かして、確かめるHDL学習

noteで分かれていたHDL教材を、既存の38章と無料の実習・早見表へ統合しています。まず小さな回路を動かし、つまずいたら必要な章へ戻ろう。

ソースと自己判定テストは17種類のZIPで配布。配布教材と検証範囲を見る

もふねこ

「HDLとかVerilogって難しそう…」って思った?大丈夫、最初は誰でもそうだね!🐾
このノートは「まずはコピペで動かして、波形を見る」ところから始めるよ。分厚い教科書を読む前に、まずは一緒に手を動かして実感してみよう!

📌 こんな人に読んでほしい!

  • FPGAやVerilogの実習で「Latch inferred」に詰まっている学生
  • 「シミュレーションは通るのに実機で動かない」と悩んでいるエンジニア
  • 論理合成のWarningが何を怒っているのか分からない初学者
  • 配属先でHDLを書くことになったが、何から始めればいいか迷っている新人

🔰 迷ったらここから!もふねこのおすすめルート

いきなり全部読まなくてOK!自分のレベルに合ったルートから始めてみてね🐾

📘 どこから読む?(目的別の入口)

このサイトは全部無料で読めるよ。順番に迷ったら、次の2つから入ってみてね🐾

このノートで学べること

このサイトは、Verilog-HDLの文法だけを暗記するためのページではありません。論理回路の考え方から、HDLでの記述、シミュレーション、論理合成、テストベンチによる検証までを、ひとつの流れとして学べるようにまとめています。

各ノートでは、できるだけ短いコードを実際に動かしながら、「この記述はどんな回路になるのか」「シミュレーションでは何を確認すればよいのか」「合成時にどこでつまずきやすいのか」を順番に追えるようにしています。単にサンプルコードを並べるのではなく、初学者が迷いやすい考え方の橋渡しを重視しています。

このサイトを読むときのゴール
  • AND/OR/NOTやフリップフロップなど、HDLの前提になる論理回路を説明できるようになる。
  • Verilog-HDLで組み合わせ回路・順序回路・ステートマシンを書き、シミュレーションで動作確認できるようになる。
  • 論理合成やテストベンチで起きやすい失敗を知り、自分のコードを見直す観点を持てるようになる。

他の教材とあわせて使うために

もふねこ

HDLは、文法を読んだだけではなかなか身につかないよ。実際にコードを書いて、波形を見て、「あれ?期待と違う」を直す時間の中で理解が深まるんだよ🐾
このノートは、教科書やリファレンスを読む前後に使える「実験メモ」として作っているよ。手を動かしながら確認できる内容を意識しているよ。

大学の授業、FPGAボードでの実験、自作CPUやデジタル回路の学習…どんな入口からでも、「次に何を確認すればいいか」を探せる場所を目指しているよ!

ノート一覧(全記事)

慣れてきたら、自分のペースで興味のあるノートを読んでみてね。

もふねこ

全部いっぺんに読まなくて大丈夫!気になるノートから覗いてみてね🐾
サイドバーからはいつでも好きなページに飛べるよ。カテゴリ名をクリックするとリストを折りたためるよ!